```
S PN=JP 2130023
S1 1 PN=JP 2130023
```

T S1/9/1

1/9/1
DIALOG(R)File 347:JAPIO
(c) 2006 JPO & JAPIO. All rts. reserv.

03154523 \*\*Image available\*\*
MULTIFUNCTION PROGRAMMABLE LOGIC DEVICE

PUB. NO.: 02-130023 [JP 2130023 A] PUBLISHED: May 18, 1990 (19900518) INVENTOR(s): YOSHIMI MASAHISA IKEZAWA TOSHI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.: 63-284268 [JP 88284268] FILED: November 10, 1988 (19881110) INTL CLASS: [5] H03K-019/177; H01L-021/82

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits); 42.2 (ELECTRONICS --

Solid State Components)

JOURNAL: Section: E, Section No. 961, Vol. 14, No. 365, Pg. 42, August 08, 1990 (19900808)

### **ABSTRACT**

PURPOSE: To change the logic of an inner part in real time by providing a programmable logical array with N (arbitrary integer) switches and a selection circuit to control a switch setting ROM so as to output one of M kinds of word signals.

CONSTITUTION: The selection circuit 40 controls the switch setting ROM 30 so as to output one word signal corresponding to desired logic among M kinds of the word signals. The switch setting ROM 30 outputs each of N bits of one designated word signal to the corresponding switch in the programmable logical array 10. Accordingly, the ON/OFF state of each switch is set, and the logic between input and output is set. Thus, the logic between the input and the output can be set in the real time.

?

# ⑩ 日本国特許庁(JP)

10 特許出願公開

#### ⑩ 公 開 特 許 公 報 (A) 平2-130023

®Int. Cl. 5

識別記号

庁内整理番号

③公開 平成2年(1990)5月18日

H 03 K 19/177 H 01 L 21/82 21/82

7328-5 J

8526-5F 8526-5F H 01 L 21/82

A S

(全5頁) 審査請求 未請求 請求項の数 1

60発明の名称 マルチフアンクション・プログラマブル・ロジック・デバイス

> ②特 願 昭63-284268

22出 願 昭63(1988)11月10日

@発 明者 吉 見 昌久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

明 池沢 個発 者 ᅪ 志 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 富士通株式会社 神奈川県川崎市中原区上小田中1015番地 人

個代 理 人 弁理士 伊東 忠彦 外2名

# 明細物

#### 1. 発明の名称

マルチファンクション・プログラマブル・ロジ ック・デバイス

# 2. 特許請求の範囲

N(任意の整数)個のスイッチを有するアログ ラマブル論理アレイ(10)と、

N個のスイッチのオン/オフを制御するNピッ トからなる1ワードの制御信号をM(任意の整数) 種類記憶するスイッチ設定用ROM(30)と、

M 種類のワード信号のいずれか 1 つをスイッチ 設定用ROM(30)が出力するよう制御する選 択回路(40)と

を具備することを特徴するマルチファンクショ ン・プログラマブル・ロジック・デバイス。

#### 3. 発明の詳細な説明

# (概要)

ユーザーが自由に論理を設定できるプログラマ ブル・ロジック・デバイス(Programmable Logic Device: PLD) に関し、

一度内部の論理を設定した後は内部の論理を変 更することができない不都合を解消して、実時間 で内邸の論理を変更でき、複数の機能を実現でき るようにすることを目的とし、

N(任意の整数)個のスイッチを有するプログ ラマプル論理アレイと、N個のスイッチのオンノ オフを制御するNピットからなる 1 ワードの制御 信号をM(任意の整数)種類記憶するスイッチ設 定用ROMと、M種類のワード信号のいずれか1 つをスイッチ設定用ROMが出力するよう制御す る選択回路とを具備して構成する。

#### (産業上の利用分野)

本発明は、ユーザーが自由に論理を設定できる

プログラマアル・ロジック・デバイス(Programmable Logic Device:PLD)に関する。

通常の論理デバイスは、入出力間の論型は固定である。これに対し、プログラマブル・ロジック・デバイス(以下、単にPLDという)は、ユーザが自由に論理を設定できる。すなわち、入出力間の論理は、ユーザの設計仕様に従って設定できる。

### (従来の技術)

第7図は、従来のPLDのプロック構成図である。図示するように、PLDはプログラマアル論理アレイ10とスイッチ設定用PROM20とを有する。プログラマアル論理アレイ10はANDアレイとORアレイを通り、出力信号が得られる。ANDアレイとORアレイは、合計N(任意の整数)個のスイッチを有する。N個のスイッチのオン/オフの設定により、希望の入出力問の

る。

#### (課題を解決するための手段)

第1 図は、本発明の原理プロック図である。同図において、論理アレイ1 〇は N (任意の整数)個のスイッチを有する。 スイッチ設定用ROM3 〇は、N個のスイッチのオン/オフを制御するNビットのワード信号をM (任意の整数)種類記憶する。選択回路4 〇は、M種類のワード信号のいずれか1つをスイッチ設定用ROM3 〇が出力するよう制御する。

# (作用)

選択回路40はM種類のワード信号のうち、所 望の論理に対応する1つのワード信号を出力する よう、スイッチ設定用ROM30を初御する。ス ィッチ設定用ROM30は、指定された1つのワード信号のNピットの各ピットをプログラマブル 論理アレイ10内の対応するスイッチに出力する。 これにより、各スイッチのオン/オフ状態が設定 は、スイッチ設定用PROM2O内の1ワードのの制御信号で設定される。ここで、1ワードはNピットからなる。スイッチ設定用PROM2Oに設定される1ワードの制御信号中のNピットの各ピットの状態(1又はO)は、プログラムライタを用いて行なわれる。

### (発明が解決しようとする課題)

しかしながら、従来のPLDは次の問題点を有する。プログラムライタで一旦スイッチ設定用PROM20内のNピットの状態を設定した後は、これを変更することができない。 言い換えれば、一度プログラマブル論理アレイ10内部の論理をひい。このため、単一の論理しか実現できないという問題点があった。

従って、本発明は、一度内部の論理を設定した 後はそれを変更することができないという不都合 を解消して、実時間で内部の論理を変更でき、複 数の機能を実現できるようにすることを目的とす

され、入出力間の論理が設定される。このように、 実時間で入出力間の論理が設定できる。

# (実施例)

以下、本発明の実施例を説明する。

第 2 図は、本発明の一実施例のプロック図である。 同図において、マルチファンクション・プログラ マプル・ロジック・アレイ 100はプログラマブル 論理アレイ 1 0 と、スイッチ設定用PROM5〇 と、アドレスデコーダ60とを具備する。

プログラマブル論理アレイ10は第3図に示す すように構成されている。プログラマブル論理ア レイ10はアンドアレイ11とオアアレイ12と を有する。

アンドアレイ 1 1 とオアアレイ 1 2 中の"×"はスイッチを示す。スイッチはMOSトランジスタで構成され、MOSトランジスタのゲートにスイッチ制御信号が印加されることにより、オン/オフ制御される。アンドアレイ 1 1 には、4 つの入力ゲート 1 3 を介して 4 ピットの入力データ

I。~IIIが与えられる。各入力ゲートは、入力データI。~IIIをそのまま通過させる他、反転した入力信号を出力する。アンドアレイ11の出力はアンドゲート14を介してオアアレイ12の出力は、オアゲートで構成される出力ゲート15を介して、4ピートの出力データ○。~○IIとして外部又は一中の出力データ○は力される。以下の説明において、スイッチの総数をN個とする。

スイッチ設定用PROM5OはNピットのワード信号をM種類記憶する。このNピットのワード信号はスイッチ制御信号であって、対応するN個のスイッチにそれぞれ供給される。このようなNピットのスイッチ制御信号をM種類記憶しているので、M種類の論理を設定できる。

第4図(A)はスイッチ設定用PROM50の 内部の状態を示す図である。図示するように、ス イッチ設定用PROM50はNピットのスイッチ 制御信号をMワード分(M番地分)記憶している。 図の"1"及び"0"はそれぞれ、対応するスイ

この場合の構成例を第5図に示す。図示するように、アドレスデコーダ60はインパータ及びアンドゲートで構成されており、2ピットのアドレス信号A・・A・を4ピットB・・CB・に展開する。M=4以外の場合にも、同様に構成できる。次に本発明の動作について、第6図の動作タイミング図を参照して説明する。

第6図に示すTai,Taz,Taュ,・・・
Tanの時間はプログラマブル論理アレ。これののスクラマブル論理をあるは、このの出力に必要を明問であるは、ログラマブル論理を変更を明明をある。のは、ログラマブルをは、ログラマが、ログラマが、ログラマが、ログラマが、ログランとは、ログログランとは、ログラ

ッチのオン及びオフを示している。 これらのデータは、第4図(B)に示すように、 CMOSのメモリセルに記憶されている。 図示するピット線は、アンドアレイ11又はオアアレイ12の対応するスイッチ(MOSトランジスタ)のゲートに接続され、 CMOSメモリセル中のデータが読み出し時にはワード線がハイレベルになり、 トランスファゲートが開く。ワード線の制御は、以下に述われる。

尚、スイッチ設定用PROM50には、外部 (例えばCPU)論理変更制御信号FCが与えられ、後述するように論理が変更される。

アドレスデコーダ60は、外部から支えられるアドレス信号AIをデコードして、M種類のワード信号のいずれか1つを選択出力する様、スイッチ設定用PROM50を制御する。例えば、Mー4の場合は2ビットのアドレス信号AIを4ビットにデコードする。

このように、アドレス信号AI及び論理変更制 御信号FCにより、プログラマアル論理アレイ 10の論理を実時間で変更できる。

### (発明の効果)

以上説明したように、本発明によれば、従来技

柄の問題点であった一旦内部の論理を設定した後はそれを変更することができないという不都合を解消でき、実時間で内部の論理を変更でき、複数の機能を実現できるマルチファンクション・プログラマブル・ロジック・アレイが得られる。

# 4. 図面の簡単な説明

第1図は本発明の原理プロック図、

第2図は本発明の一実施例のプロック図、

第3 図はプログラマプル論型アレイ 1 0 の回路 図

第4図(A)はスイッチ設定用PROM50の内部を示す図、

第4図(B)はスイッチ設定用PROM50の内部回路図、

第5図はアドレスデコーダ60の回路図、

第6 図は第2 図に示す実施例の動作タイミング 図、及び第7 図は従来のPLDのプロック図である。 図において、、

10はプログラマアル論理アレイ、

30はスイッチ設定用PROM、

40は選択回路、

50はスイッチ設定用PROM、

60はアドレスデコーダ、

100はマルチファンクション・プログラマブル・

ロジック・アレイ

である。

特許出願人 富士 通 株式会社

代 现 人 弁理士 伊 東 忠 彦




同 弁理士 松 浦 兼 行




周 弁理士 片 山 修 平







本発明の原理プロック図



本発明の一実施例のプロック図 第 2 図




プログラマブル論理アレイ 100回路図 第 3 図




スイッチ設定用 PROM50 の内部を示す図


第 4 図(A)



スイッチ設定用 PROM50 の内部回路図


第 4 図(B)





本発明実施例の動作タイミング図

第 6 図



従来のPLDのプロック図

第 7 図